Wada (technologia półprzewodnikowa)

W technologii półprzewodników defekty są na ogół niepożądanymi, lokalnymi defektami w wytwarzaniu produktów półprzewodnikowych. Zwykle obniżają jakość i niezawodność produktów i mogą spowodować ich całkowitą awarię. Wady są często podawane w postaci gęstości defektów D , liczby defektów na jednostkę powierzchni lub gęstości defektów na płaszczyznę maski litograficznej.

Rodzaj, przyczyna i skutek

Rodzaj, przyczyna i skutek defektów występujących przy wytwarzaniu produktów półprzewodnikowych są bardzo zróżnicowane. Obejmują one wszelkiego rodzaju cząstki, defekty kryształów w podłożu lub warstwach epitaksjalnych, a także defekty spowodowane nieprawidłową obróbką w fotolitografii lub wytrawieniem. Wady mogą pochodzić z otoczenia (np. Pył) lub wynikać z samych procesów produkcyjnych (np. Pozostałości materiału, offset napawania ). Z reguły mają one wpływ mechaniczny lub elektryczny, na przykład na niezawodność lub jakość (np. Osiągalną częstotliwość zegara ) chipów. Jednak mogą one również prowadzić do awarii elektrycznej lub nieprawidłowego działania, a nawet zniszczenia produktu. Takie tak zwane „śmiertelne” wady wpływają na wydajność (ang. Engl. Yield ) produktów mikroelektronicznych.

Poniżej wymieniono kilka typowych przykładów wad z różnych obszarów produkcji i krótko opisano ich możliwe skutki.

Prawdopodobnie najbardziej znanymi defektami są cząsteczki pochodzące ze środowiska, w którym wafle są transportowane i przetwarzane oraz same układy, np. Kurz i ścieranie materiału. Takie cząstki mogą (tymczasowo) gromadzić się na waflu i prowadzić do niepożądanego pokrycia tam. Tam mogą lokalnie wpływać na obróbkę w dotkniętym obszarze, na przykład zapobiegając osadzaniu się lub wytrawianiu warstw, lub powodują niepożądane przeszkody topograficzne (np. Problemy z ogniskowaniem w fotolitografii, odkładanie warstwy fotorezystu). Skutkiem jest na przykład usterka elektryczna w postaci zwarć lub brakujących połączeń elektrycznych między ścieżkami przewodzącymi . Takie cząstki z otoczenia można postrzegać jako rodzaj podstawowego obciążenia defektem , które można w znacznym stopniu zmniejszyć poprzez odpowiednio czyste środowisko (patrz klasa pomieszczeń czystych ) oraz odpowiedni dobór materiału (patrz: przydatność do pomieszczeń czystych ) i konstrukcji. Niemniej stanowią one większość defektów związanych z eksploatacją, przy czym praktyczna zasada dotycząca wielkości cząstek istotnych dla eksploatacji jest taka, że ​​nie powinny one przekraczać 25% lub 10% wielkości konstrukcji. W związku z tym wymagania dotyczące redukcji wad zwiększyć jako gęstości integracji z scalonych wzrasta .

Zanieczyszczenie substancjami obcymi może również negatywnie wpływać na działanie produktów, na przykład jony metali, które dyfundują do obszarów wrażliwych elektrycznie, takich jak kanał tranzystorowy, i zmieniają tam właściwości elektryczne.

Wiele innych źródeł defektów ma przyczyny związane z inżynierią procesową. Należy przez to rozumieć defekty, które wynikają z niezoptymalizowanych procesów produkcyjnych. Zasadniczo są to wahania procesu, które można indywidualnie kontrolować, których jednak nie można uniknąć, zwłaszcza w przypadku produkcji wielkoseryjnej, na przykład:

• Problemy z osadzaniem , które powodują puste przestrzenie w cienkich warstwach lub w otworach kontaktowych ( otwory na kołki ), ale także pęcherzyki powietrza po nałożeniu fotorezystu
• Problemy z przyczepnością warstw, na przykład z powodu nadmiernych wahań temperatury i wynikających z tego naprężeń mechanicznych
• Pozostałości materiału, np. Po planaryzacji chemiczno-mechanicznej
• Wady kryształów w podłożu lub warstwach epitaksjalnych, np. Wady układania, zanieczyszczenia, naprężenia mechaniczne itp.
• Błędy nakładania, które powodują niepożądane połączenia między różnymi poziomami (np. Zwarcia) lub uniemożliwiają pożądane połączenia (np. Brak styku elektrycznego między ścieżkami przewodowymi)
• i wiele więcej.

Ponadto występują wady „rażące”, takie jak zarysowania, z których większość jest wynikiem błędów systemu lub obsługi, a także technologiczne źródła usterek. Te ostatnie zwykle nie są zoptymalizowanymi sekwencjami procesów i interakcjami między etapami produkcji. Na przykład zbyt wysokie temperatury mogą prowadzić do naprężeń mechanicznych w istniejących cienkich warstwach, co z kolei prowadzi do pęknięć w materiale. Te punkty pęknięcia mogą na przykład zwiększać opór elektryczny warstw metalowych lub stanowić ścieżkę dyfuzji wody lub jonów metali w warstwach dielektrycznych.

Znaczenie: wpływ na plon

Trzy przykłady zmiany wydajności na płytce 300 mm w zależności od rozmiaru matrycy (góra: 10 mm × 10 mm; środek: 20 mm × 20 mm; dół: 40 mm × 40 mm). Przy tej samej, równomiernie rozłożonej liczbie defektów (czerwony punkt), liczba wadliwych wiórów (żółty) jest zmniejszona, a wydajność wynosi odpowiednio 94,2%, 75,7% i 35,7%.

Liczba defektów na waflu lub gęstość defektów jest określana razem z rozmiarem wiórów, co jest istotnym wynikiem osiągalnej wydajności ( angielskiej wydajności ) możliwych do wykorzystania chipów na wafel. Należy w tym miejscu zaznaczyć, że wraz ze wzrostem stopnia integracji, nawet mniejsze wady, które w przypadku większych konstrukcji nie powodowały jeszcze awarii obwodu, stanowią teraz wady śmiertelne. Oznacza to, że ogólna gęstość defektów podczas produkcji musi zmniejszać się wraz ze stopniem integracji, aby można było osiągnąć wystarczającą wydajność. Jest to tym ważniejsze, że stopień integracji często idzie w parze z większą liczbą etapów przetwarzania, a zatem występuje tendencja do występowania większej liczby defektów.

Jeśli weźmie się pod uwagę przebieg gęstości defektów występujących podczas produkcji dla technologii wytwarzania lub produktu, gęstość defektów pierwszych prototypów jest zwykle bardzo wysoka, tak że często wykazują one bardzo małą liczbę lub nie wykazują w pełni funkcjonalnych chipów. Dzięki ciągłym procesom uczenia się i doskonaleniu poszczególnych etapów produkcji, liczba wad technologicznych jest szybko zmniejszana.

Do obliczeń proste modele zakładają równomierny rozkład gęstości defektów na płytce ( model Poissona ):

${\ Displaystyle Y = e ^ {- A \ cdot D}}$

z wydajnością , obszarem wiórów i gęstością defektów . Zgodnie z tym bardzo prostym modelem, śmiertelna gęstość defektów dla chipa 250 mm² musiałaby wynosić 0,25 defektu na centymetr kwadratowy i mniej, aby uzyskać ekonomiczną wydajność powyżej 50%. ${\ displaystyle Y}$${\ displaystyle A}$${\ displaystyle D}$

Jednak z reguły model ten nadaje się tylko do obliczania wydajności w przypadku dużych ilości wafla, ponieważ tutaj można uśrednić wahania między waflem a waflem i na samej waflu. W rzeczywistości gęstość defektów na płytce waha się, to znaczy istnieją obszary o bardzo niskich wskaźnikach defektów i mogą istnieć obszary o bardzo wysokich wskaźnikach defektów ( skupiska defektów ). Ten rozkład gęstości defektów zwykle nie jest taki sam od wafla do wafla lub od partii do partii. Przykładami takiego grupowania defektów są często systematyczne wpływy systemowe, takie jak fluktuacja jakości planaryzacji (por. Planaryzacja chemiczno-mechaniczna , CMP) na promieniu. Taka nierównomiernie rozłożona gęstość defektów może mieć bardzo duży wpływ na wydajność, ponieważ więcej defektów występuje na chipie z taką samą liczbą defektów, ale ogólna liczba uszkodzonych wiórów spada.

Indywidualne dowody

1. ^ Gary S. May, Simon M. Sze: Fundamentals of Semiconductor Fabrication . Wydanie międzynarodowe Wiley & Sons, 2003, ISBN 0-471-45238-6 , s. 60-62 . 
2. ↑ Gerhard Kienel: powlekanie próżniowe: Tom 4: Zastosowania . Springer DE, 1997, ISBN 978-3-540-62274-1 , s. 165 . 
3. ↑ Dietrich Widmann, Hermann Mader, Hans Friedrich: Technologia wysoce scalonych układów . Springer, 1996, ISBN 978-3-540-59357-7 , s. 256 .